

低噪声放大器(LNA)是射频收发机的一个重要组成部分, 它能够有效提高接收机的接收灵敏度, 进而提高收发机的传输距离。因此低噪声放大器的设计是否良好, 关系到整个通信系统的通信质量。本文以晶体管 ATF-54143 为例, 说明两种不同低噪声放大器的设计方法, 其频率范围为 2~2.2 GHz; 晶体管工作电压为 3 V; 工作电流为 40 mA; 输入输出阻抗为 50 Ω 。

1 定性分析

1. 1 晶体管的建模

通过网络可以查阅晶体管生产厂商的相关资料, 可以下载厂商提供的该款晶体管模型, 也可以根据实际需要下载该管的 S2P 文件。本例采用直接将该管的 S2P 文件导入到软件中, 利用 S 参数为模型设计电路。如果是第一次导入, 则可以利用模块 S-Params 进行 S 参数仿真, 观察得到的 S 参数与 S2P 文件提供的数据是否相同, 同时, 测量晶体管的输入阻抗与对应的最小噪声系数, 以及判断晶体管的稳定性等, 为下一步骤做好准备。

1. 2 晶体管的稳定性

对电路完成 S 参数仿真后, 可以得到输入 / 输出端的 μ 在频率 2~2.2 GHz 之间均小于 1, 根据射频相关理论, 晶体管是不稳定的。通过在输出端并联一个 10 Ω 和 5 pF 的电容, m_2 和 m_3 的值均大于 1, 如图 1, 图 2 所示。晶体管实现了在带宽内条件稳定, 并且测得在 2.1 GHz 时的输入阻抗为 16.827-j16.041。同时发现, 由于在输出端加入了电阻, 使得 F_{min} 由 0.48 增大到 0.573, Γ_{opt} 为 $0.329\angle 125.99^\circ$, $Z_{opt}=(30.007+j17.754)\Omega$ 。其中, Γ_{opt} 是最佳信源反射系数。




图 1 利用模块 S-Params 进行仿真的电路原理图




图 2 输入/输出 m_u 与频率的关系

1. 3 制定方案

如图 3 所示, 将可用增益圆族与噪声系数圆族画在同一个 Γ_s 平面上。通过分析可知, 如果可用增益圆通过最佳噪声系数所在点的位置, 并根据该点来进行输入端电路匹配的话, 此

时对于 LNA 而言，噪声系数是最小的，但是其增益并没有达到最佳放大。因此它是通过牺牲可用增益来换取的。在这种情况下，该晶体管增益可以达到 14 dB 左右， F_{min} 大约为 0.48，如图 3 所示。




图 3 同一个 Γ_s 平面上的可用增益圆族与噪声系数圆族

另一种方案是在可用增益和噪声系数之间取得平衡，以尽可能用小噪声匹配为目标，采用在兼顾增益前提下的设计方案。在这种情况下该晶体管增益大约为 15 dB 左右， F_{min} 大约为 0.7(见图 3)。这个就是本文中提到的第 2 种方案。

2 以最佳噪声系数为设计目标方案的仿真

2.1 输入匹配电路设计

对于低噪声放大器，为了获得最小的噪声系数， Γ_s 有个最佳 Γ_{opt} 系数值，此时 LNA 达到最小噪声系数，即达到最佳噪声匹配状态。当匹配状态偏离最佳位置时，LNA 的噪声系数将增大。前面定性分析中已经获得 $\Gamma_{opt}=0.329 \angle 125.99^\circ$ ，以及对应的 $Z_{opt}=30.007+j17.754 \Omega$ 。下面可以利用 ADS 的 Passive Circuit / Micorstrip ControlWindow 这个工具，自动生成输入端口的匹配电路。

在原理图中添加一个 DA_SSMateH1 的智能模块，然后修改其中的设置：F=2.1 GHz， $Z_{in}=50 \Omega$ 。值得注意的是，利用该工具生成匹配电路时， Z_{load} 是 Z_{opt} 的共轭。设置完毕后，再添加一个 MSub 的控件，该控件主要用于描述基板的基本信息，修改其中的设置为 H=0.8 mm， $\epsilon_r=4.3$ ， $\mu_r=1$ ，Cond=5.88 $\times 10^7$ ，Hu=1.0e+33 mm，T=0.03 mil。设置完后，即可进行自动匹配电路的生成，结果电路如图 4 所示。




图 4 输入端口的匹配电路

Freq	Z _{opt}
500 MHz	13.119 -j28.300
600 MHz	15.823 -j29.969
700 MHz	14.205 -j26.384
800 MHz	13.080 -j23.152
900 MHz	12.175 -j21.813
1.000 GHz	11.418 -j19.854
1.100 GHz	10.779 -j18.358
1.200 GHz	10.209 -j16.991
1.300 GHz	9.759 -j15.745
1.400 GHz	9.321 -j4.783
1.500 GHz	8.989 -j3.773
1.600 GHz	8.679 -j2.876
1.700 GHz	8.431 -j2.008
1.800 GHz	8.245 -j1.197
1.900 GHz	8.115 -j0.411
2.000 GHz	8.055 -j0.000
4.000 GHz	8.314 -j7.775
2.000 GHz	8.489 -j7.398

图 5 输出阻抗匹配




图 6 输出端匹配电路

将输入匹配电路添加到图 1 后再进行 S 参数的仿真。可以看到，最佳噪声系数 Γ_{opt} 的位置由于输入匹配电路的加入而成功匹配到 50 Ω 的位置。

2. 2 输出端匹配电路设计

根据最大功率增益原则进行输出端匹配电路的设计(考虑到输出稳定电路的存在，对输出阻抗的影响，在进行输出阻抗测量时要把稳定电路计算在内)，即将输出阻抗 ($Z_{opt}=8.055-j8.980$ ，如图 5 所示)使用上述的方法匹配到 50 Ω 。得到的输出端匹配电路如图 6 所示。

2. 3 仿真结果

观察最后的仿真结果可以看到，增益为 14.4 dB；噪声系数为 0.586，这与稳定后的晶体管最佳噪声系数 0.573 非常接近，且增益平坦度低，稳定性能优异。具体性能指标如图 7 所示。




图 7 原理图仿真数据




图 8 输入匹配电路



图 9 加入输入匹配电路后的 S_{11} 的 smith 原图

3 以噪声系数为主兼顾增益为设计目标方案的仿真

3. 1 输入匹配电路设计

如果选择基板材料为环氧玻璃 FR-4 基板，介电常数为 4.3，厚度为 0.8 mm，则 2.1 GHz 时的晶体管输入阻抗为 $16.827-j16.041$ 。采用上述匹配电路生成方法，输入匹配电路采用 ADS 设计向导中的单支节模块来设计。可以很快得到图 8 中的匹配电路。如图 9 所示，图中 $m6=50(0.927+j0.001)$ 。与 50Ω 的非常接近，所以得出的输入端匹配情况比较合理。

3. 2 输出匹配电路设计

在完成输入匹配电路设计之后，可以对输出匹配电路进行设计。在此充分发挥 CAD 软件的优势，借助优化的方法来实现。基本过程如下：

将输入匹配电路的结果添加到图 10 中，并在晶体管输出端添加如图所示的微带。调出优化控件，并将优化的目标设置为 $\text{dB}(S_{11})$ 为 -20， $\text{dB}(S_{22})$ 为 -15。




图 10 仿真电路原理图及优化控件和目标控件

在优化开始时，先将 TL1, TL2, TL3 宽度设置为 61.394 mil，这是为了保障在考虑到板材、板材厚度等因素下微带线的特性阻抗为 $50\ \Omega$ 。预设 TL1, TL2, TL3 的长度，优化一次后，刷新结果，观察各种图表的指标是否更好，数值是否达到设置的最大值，如果达到最大值，再次改变设置值重新优化。反复多次后，将会达到再次改变这几个数值，若改变后对于各种指标作用不大，可以尝试改变电阻和输入匹配的数值再进行优化。

通过多次调试发现，R1 设为 $15\ \Omega$ ，以及加上 TL7 后，增益和噪声系数以及输入输出驻波比效果更好。仿真电路原理图及优化控件和目标控件如图 10 所示。

3.3 仿真结果

观察最后的仿真结果可以看到，增益为 15.816 dB；噪声系数为 0.708，该指标均比定性分析时的都要好，其他性能指标如图 11 所示。




图 11 原理图仿真数据

4 结语

通过对晶体管进行定性分析，可以根据实际需要选择低噪声前置放大器的设计方案，第

一种方案的最佳噪声系数是以牺牲增益而得到的；第二种方案是以提高噪声系数为代价，降低驻波比 **VSWR** 的值得到的。2 种方法利用计算机辅助设计工具均可以快速实现，各有各的存在价值，这在很多场合都得到了应用。