

基于 DSP 的全数字化在线式 UPS 的研究

王延年 高峰

(西安工程大学电子信息学院 西安 710048)

摘要: 本文介绍了一种新型的基于 TMS320F2812 控制芯片的全数字在线式不间断电源。阐述了 UPS 系统的基本要求和工作原理并着重分析了利用 TMS320F2812 产生 PWM 波控制逆变器实现系统的不间断供电的核心问题。实验测试证明该电源系统能较好完成既定控制任务,结构简单、操作方便、可靠性高、抗干扰能力强,具有好的可行性和先进性。

关键词: 不间断电源; 数字信号处理器; 逆变器

中图分类号: TM919 **文献标识码:** A

Based on DSP entire digitized online-like UPS research

Wang Yannian Gao Feng

(Electronic information institute, Xi'an Polytechnic University, Xi'an 710048)

Abstract: A new type of the all-digital on-line UPS based on TMS320F2812 is introduced in this paper. The UPS system's essential requirements and the principle of work are elaborated and the core question that the PWM wave using TMS320F2812 control inverter to realize system's uninterrupted power is analyzed emphatically. The experiment tests proved that this electrical power system can good complete decides the control duty and has such advantages as simple structure, easy to use, high reliability, strong anti-interference ability and good feasibility and the advanced nature.

Keywords: uninterruptted power supply; digital signal processing; inverter

0 引言

UPS(uninterruptable power supply)即不间断电源。主要用于给计算机网络系统或其他电力电子设备提供不间断的电力供应。在线式 UPS 能在无时间间断的条件下,向用户提供失真度小的正弦输出电压电流,这使得在线式 UPS 被广泛地应用于计算机、通信系统、大型控制系统、医疗设备等关键性负载供电系统中。但是,传统的在线式多为模拟控制或者模拟与数字相结合的控制系统,结构复杂、体积庞大、集成化程度低且价格昂贵。随着微处理器性能的不断提高,尤其是数字信号处理器 DSP 的出现,在线式全数字化控制系统的实现已经成为可能。全数字化能有效地解决了模拟信号传递的畸变、失真、抗干扰性弱、控制参数一旦确定就很难调整等问题,使电路设计更加简化。这比单纯由硬件所组成的电路具有更大的优势,在很大程度上提高了系统的集成度,适应了 UPS 的小型化、智能化、节能化和集成化的发展趋势,更能保证系统的长期安全稳定运行^[1]。

TMS320F2812 是美国 TI 公司于 2003 年底推出的面向电机控制的 32 位定点 DSP。TMS320F2812 采用改进的哈佛结构,8 级流水线操作,运算速度高达 150 MHz。

TMS320F2812 片内有 128K×16 FLASH,4K×16 BOOT ROM,多块 SRAM,程序/数据寻址空间高达 4 M,集事件管理器模块(EVA 和 EVB,12 路 PWM)、SCI 模块、SPI 模块、A/D 模块(16 路 12 位)、CAN 模块等外设模块为一体,集成度高,功耗小,运算速度快^[2]。

本文介绍一种用 TMS320F2812 实现在线式 UPS 的全数字化控制系统,给出了系统的硬件结构设计方案和实现原理,并详细分析和设计了基于 DSP 的全数字化电源系统中的一些关键问题,结果表明该 UPS 系统性能良好。

1 UPS 结构

一般 UPS 的组成框图见图 1,其中逆变器是 UPS 的核心和技术关键。当正常时市电经 UPS 对负载供电,同时对 UPS 的蓄电池充电(蓄电池充满电后处于浮充电状态,其充电电流很小以维持其自身等效的自放电);当市电故障后蓄电池经逆变器给负载供电。当逆变器故障时市电直接向负载供电。为保证负载供电的不间断性,UPS 系统须满足两个基本条件:①UPS 中的逆变器保持与交流电网同频、同相。②交流电网或逆变器输出发生故障时 UPS 系统能尽快检测到,同时操作静态开关,保证对负载不间断供电^[3-4]。




图 1 基于 DSP 的 UPS 的基本系统组成框图

2 UPS 的工作原理

2.1 基本原理

1) 当市电正常供电时,市电经输入变压器后,一方面给蓄电池充电,另一方面经过 PFC 整流成 400 V 的直流稳压电源,然后利用空间矢量脉宽调制法(SVPWM)在逆变器内将直流电逆变为高质量的正弦波输出给负载,此时二极管 D1 反偏截止,以保证对负载的正常供电。

2) 当市电供电异常时,如欠压、断电,当二极管 D1 阴极电压低于 360V 时,D1 正向导通,蓄电池组为逆变器提供直流电,从而保证电源的逆变器继续以无时间中断及无波形扰动的方式向负载提供高质量的正弦波交流电。输入电压由电压检测电路对市电供电情况进行检测,电压检测电路如图 2 所示。二极管 VD1 和 VD2 具有限制输入电压的保护功能,把检测电路的输出电压信号与 DSP 芯片的 ADC 转换接口相连,使 DSP 能正确识别输入电压信号,进而对整个 UPS 系统完成控制^[5]。




图 2 电压检测电路

2.2 DSP 控制逆变器

在 TMS320F2812 得电后,DSP 先进行一些初始化工作。这些初始化包括:I/O 口初始化,事件管理器初始化,模数转换初始化,串行口初始化,接着是寄存器设置变量

初始化。初始化完成后,DSP 开始等待交流侧输入端的启动信号,当 TMS320F2812 检测到交流侧的启动信号,便马上闭合交流侧的继电器,进行对电网电压的频率,幅值进行检测,从而产生合适的 PWM 驱动波形,使电压型三相桥式整流电路开始工作。电压型三相桥式整流电路工作后,三相半桥逆变器直流侧便有了整流出来的电压。这时,DSP 立刻启动三相半桥逆变器直流侧 A/D 转换模块,对直流侧电压 U_d 进行采样,当整流电压达到 380 V 时,TMS320F2812 便开始产生逆变器需要的 PWM 波,这样三相半桥逆变器便开始工作。接着 TMS320F2812 启动三相半桥逆变器交流侧 A/D 转换模块,对交流侧电压环、电流环进行采样,采样后可以用求取的平均值、用 PID 算法程序等方法对之进行处理,并调节 PWM 的占空比,直到三相半桥逆变器交流侧输出较为理想的波形^[6-7]。

当三相半桥逆变器能够正常工作时,TMS320F2812 对短路、输出过或欠压、温度过高等情况进行检测。如果 UPS 不能正常工作,便切换到旁路开关,即由市电直接向负载供电。三相半桥逆变器能够正常工作的核心是 PWM 控制波形的产生。

传统的模拟 PWM 控制信号是采用三角波(或锯齿波)载波与正弦波调制信号通过模拟比较器比较来产生的,而数字 PWM 则采用定时器和数字比较器来实现。其中用定时器来实现锯齿波或对称三角波,数字比较器决定输出信号高低电平。从根本上说数字和模拟实现的原理是一样的,但相对于模拟 PWM 控制,数字 PWM 控制方法简单、实现方便、有较好的抗干扰能力。




图 3 (a) 数字式非对称 PWM




图 3 (b) 数字式对称 PWM

图 3 为数字式 PWM 发生原理图, (a) 为非对称 PWM 发生原理图, 高频载波为锯齿波; (b) 为对称 PWM 发生原理图, 高频载波为对称三角波。DSP 芯片 TMS320F2812 的事件管理器(EVA/B)中已经集成了上述 PWM 发生模块。

在非对称 PWM 中, 定时器是从 0 开始一直计数到一个设定的周期值 T1PR(定时器 1 的周期寄存器), 然后又重新从 0 开始计数, 不断重复。DSP 程序中可以设定一个比较值 CMRPx, 当定时器的计数值和比较值相等时, 设定为高有效的 PWM 口输出高电平, 设定为低有效的 PWM 口输出低电平; 当定时器计数到周期值时, 高有效的一路输出低电平, 低有效的一路输出高电平, 这样就产生了两路互补的 PWM 信号。为了防止功率电路的上下管直通, 两路互补的 PWM 信号必须设置死区时间, 这可以通过外部的模拟电路实现, 也可以通过 DSP 内部的死区发生模块精确的设定。通过设定一个死区时间寄存器, 可以设定从 0 到 16 微秒的死区时间, 它的作用是让上述的每一路 PWM 的上升沿时刻延迟一个死区时间到达^[6]。

通过 DSP 对整个系统的检测及其产生的 PWM 控制波形信号对逆变器的控制, 使逆变器将蓄电池中的直流电能转化为交流电能直接给负载供电, 完成系统控制要求。经测试证明系统稳定, 准确, 能达到预先的控制要求。

3 结果分析

根据上述 UPS 的工作原理, 构建 UPS 样机试验系统。该 UPS 系统基本参数为: 额定交流输入、输出电压 220 V; 蓄电池电压 220 V; 额定输出功率 7.5 KVA; 逆变器开关工作频率 10 kHz; 整个系统控制核心芯片为 TI 公司的 TMS320F2812 数字信号处理器。

在实验过程中, 利用示波器检测实验结果如下: 图 4 为稳定状态下逆变器输出电压跟踪交流电网电压的波形, 由图可知逆变器系统基本可以实现无静差跟踪; 图 5 为电网突然掉电时, 系统切换保护波形, 切换时间 < 10 ms, 表明该 UPS 电网失电检测速度快, 切换时间短; 图 6 为交流电网欠压 (< 190 V) 时, UPS 输出由电网转换为逆变器对负载供电的波形, 切换过程中电压波形波动小, 逆变器输出电压失真度小, 切换时间 < 10 ms; 图 7 为 UPS 突加负载时输出电压动态响应波形, 可见输出电压波动小, 恢复时间 < 40 ms, 动态响应速度快, 满足了稳、动态性能要求。(图中横轴: 20 ms/格, 纵轴: 150 V/格) 在实验过程中整个系统运行稳定。




图 4 稳态跟踪波形




图 5 掉电系统保护波形




图 6 欠压时切换保护波形




图 7 突加负载动态响应波形

以上实验结果表明: 采用上述方式的 UPS 的电压输出能与电网电压基本保持同步, 输出电压总谐波畸变率 < 3%, 单次谐波畸变率 < 2%, 恢复时间 < 0.1 s, 电网供电切换到逆变器供电时间 < 10 ms, 频率精度小于 0.1%, 输出的相位差小于 0.2 ms, 满足各项性能指标要求, 达到预期控制目的。

4 结论

全数字化 UPS 系统以 DSP 作为主控芯片较以往传统的模拟系统具有结构紧凑、可靠性好、精度高、调试方便,

以及成本低等优点,完全体现了数字控制的优势。从试验结果看,完全满足系统要求。最终可向用户提供可靠、准确、稳定的电源电压,实现了在线式UPS的数字化、智能化和网络化,具有较好的市场应用前景。

参考文献

- [1] 周志敏,UPS实用技术——应用与维护[M].北京:人民邮电出版社,2003.
- [2] Texas Instruments Incorporated 著,张卫宁译 TMS320C28x系列DSP的CPU与外设(上、下)[M].北京:清华大学出版社,2004.9.
- [3] 余志强,傅仲文.DSP在UPS不间断电源数字控制中的应用[J].国外电子测量技术,2006,25(3):42.
- [4] 朱晓琴,基于TMS320F2407的UPS数字化控制[J].电力电子技术,2005,39(6):116.
- [5] 黄玉水,侯明鑫,吴胜益.一种采用DSP控制并基于三相半桥逆变器的UPS[J].电力电子技术,2007,41(4):53.
- [6] 周永鹏,张琦,黄锦恩.基于DSP的大功率UPS逆变系统的研究[J].电力电子技术,2005,39(3):79.

- [7] 吴永深.基于DSP的SVPWM电机变频控制研究[J].电子测量技术,2007,2(30):129.
- [8] 陈继红,王敏荣,楼天顺.正弦波PWM的DSP实现[J].微电机,2005,38(5):47.

作者简介



王延年,男,教授,硕士生导师,主要研究方向为工业可编程控制器及基于现代电子技术的数字信号处理。

E-mail:wyn11405@yahoo.com.cn



高峰,男,硕士生,主要研究方向为现代数字信号处理技术。

E-mail:xidiangf_1314@126.com

(上接第183页)

在调试过程中应用了Altera公司的IPcore,对DDR SDRAM的各种参数自行设置。存储器位宽、片选数目、存储器行列地址以及控制核和时序关系等重要参数都要参照DDR SDRAM的DATA SHEET所给的各项数据计算设定。其中CAS Latency是一个非常重要的参数。在实验之初,选择了2.5 ns进行读写操作。结果由于此时延超过了所需要的范围,导致读写数据比对时结果为全错。而当将CAS Latency改为2 ns时,比对结果正确,证明数据读写有效。经验证,DDR SDRAM工作正常。发送与回读数据及其验证过程如图4所示。




图4 数据波形

4 DDR SDRAM与FPGA高速接口的硬件实现

Micron建议PCB最少采用6层板的设计^[2,6]。DDR SDRAM芯片的供电引脚VDD和VDDQ同时连接2.5 V供电电压。参考电平VREF引脚连接1.25 V电压,在芯片的工作过程中,VREF必须保持在0.49VDD到0.51VDD的电压范围之内。本设计采用了此类电平标准专用的供电芯片LP2996。DDR SDRAM芯片采用SSTL-2电平标准,数据、地址和控制引脚在与FPGA引脚连接时需要串联10 Ω和24 Ω的排阻,并且由外部VTT供电拉高。DDR SDRAM的时钟输入引脚采用差分形式,由FPGA内部的PLL单元提供,其连线长度要求小于2.5 cm。

5 结论

为了实现一个基于FPGA的高速数字信号处理系统的存储器系统,本文提出了一种DDR SDRAM与FPGA高速接口的设计方案,并实际完成了该方案的硬件电路设计与调试。实验测试的结果证明了该设计方案的正确性和可行性。

参考文献

- [1] Double Data Rate (DDR) SDRAM [Z]. Micron Corporation, 2005.
- [2] TN-46-14; Hardware Tips for Point-to-Point System Design [Z]. Micron Corporation, 2005.
- [3] 吴继华,王诚. Altera FPGA/CPLD设计(高级篇) [M].北京:人民邮电出版社,2006.
- [4] 吴继华,王诚. Altera FPGA/CPLD设计(基础篇) [M].北京:人民邮电出版社,2006.
- [5] 孙灯亮. DDR1&2&3信号完整性测试分析技术探析 [J].国外电子测量技术,2006(9):23-25.
- [6] 久保寺忠. 高速数字电路设计与安装技巧 [M].北京:科学技术出版社,2006,18-22.
- [7] 赵书志. 基于FPGA的数字射频存储器设计 [J].电子测量技术,2007(2).
- [8] 聂华. DSP和FPGA之间串口通信研究 [J].电子测量技术,2006(6).

作者简介

赵欣博,男,1983年10月出生,北京航空航天大学电子信息工程学院硕士研究生,主要研究方向为中频数字信号处理系统设计。

E-mail:rendu1983@tom.com