文章编号:1002-8692(2010)03-0028-03

# 基于 TI C64x+内核 DSP 的 H.264 压缩关键模块优化\*

·实用设计.

韩文俊1,2,张艳艳1,2,任国强1,吴钦章1

(1. 中国科学院 光电技术研究所,四川 成都 610029;2. 中国科学院研究生院,北京 100039)

【摘 要】整数变换、反整数变换、量化、反量化及之字形扫描函数的执行速度对 H.264 视频编码的实时性有较大影响。在支持 TI 公司 C64x+内核系列 DSP 平台上对这些函数进行讨论,提出了一种新的结构以简化以上函数执行复杂度,并在此结构基础上使用 C64x+内核指令进行线性汇编优化。实验结果显示调整后的结构结合线性汇编优化能更充分发挥 DSP 并行处理的特点,将上述耗时函数的执行速度大幅提高了 38~72 倍。

【关键词】视频编码:H.264:C64x+:DSP:线性汇编

【中图分类号】TN919.8

【文献标识码】A

#### Design of H.264 Key Modules Based on TI C64x+ DSP Core

HAN Wen-jun1,2, ZHANG Yan-yan1,2, REN Guo-qiang1, WU Qin-zhang1

(1. Institute of Optics and Electronics, Chinese Academy of Sciences, Chengdu 610029, China;

2. Graduate University of Chinese Academy of Sciences, Beijing 100039, China)

[Abstract] The executive speed of integer transform, inverse transform, quantization, inverse quantization and zig-zag scan are important to real-time H.264 video compression. In this paper, these functions are discussed on TI's DSP which supports C64x+ core and a new architecture is proposed to simplify the execution process. Then the routine is optimized by C64x+ instructions. The experimental results show that the new architecture with linear assembly optimization makes well use of DSP parallel performance. The coding efficiency of these functions is improved for 38~72 times.

[Key words] video encode; H.264; C64x+; DSP; linear assembly

#### 1 引言

H.264 编码性能要远远优于以前的任何标准<sup>[1-2]</sup>,但 是其编码过程较为复杂,使得基于这一标准的实时编解 码技术面临着巨大的挑战。

H.264 编码效率的提高主要体现在帧内预测、帧间 预测、熵编码、整数变换、量化和扫描几个方面<sup>(3)</sup>。本文主 要对整数变换、量化和扫描相关的耗时模块进行优化。

TM320C6455<sup>[4]</sup>采用的是 TI 公司 C64x+内核,完全兼容 C64x 内核,使得基于 C64x 内核的程序可以方便向 C64x+移植;指令上兼容 C64x 内核的所有指令,并新增 49 条指令,提高了特殊处理的性能 C64+内核的性能提升具有一定的应用针对性,一方面加强在流媒体方面的处理能力,另一方面提升对操作系统支持的稳健性。同时通过支持紧凑指令存储和取指的方式来减少系统工程编译出来的代码尺寸。

笔者对 H.264 编码中的耗时函数进行结构改进后, 再利用 C64x+内核指令进行线性汇编优化,从而大大提 高了 H.264 编码在 DSP 上实现的编码效率。


#### \* 国家"863"计划项目

## 2 整数变换等模块的结构调整

图 1 是整数变换、反整数变换、量化及反量化在改进前的处理流程,需要连续调用多个函数,虚线框中的程序要连续执行 16 次,而每个函数处理的数据量却不大,函数的频繁切换和数据的频繁读入与保存使得程序无法充分发挥 DSP 并行处理的特点,单个函数对 DSP 功能单元的使用也比较单一,这使得 DSP 的许多功能单元都处于闲置状态,并且内存的重复访问也大大降低了 DSP 的执行效率。

改进后的结构图如图 2 所示,在此结构中,同时对 16×16 数据块进行整数变换,并将量化和 zig-zag 扫描合并成一个函数对整数变换后的 16×16 的数据块处理,以减少程序调用次数,充分利用 DSP 的功能单元,提高了软件流水效率,且由于在 DSP 中数据的读取和保存较为耗时,把 16×16 块的量化和 zig-zag 扫描函数合并,可以省掉扫描程序对数据的读取耗时,也使得 DSP 各运算单元的使用更加均衡,从而提高效率。





### 3 基于 C64x+内核 DSP 的优化

#### 3.1 整数变换及实现

为了减少计算量,H.264 中的 4×4 整数变换通常采用如图 3 所示的蝶形算法[1.5-7]。




图 3 H.264 中的 4×4 整数变换蝶形算法

由图 2 可知,要连续执行 16 次 4×4 整数变换,读入和处理一个 4×4 块的程序为:

LDDW \*data,d\_A32:d\_A10

LDDW \*+data[1],d\_B32:d\_B10

LDDW \*+data[2],d\_C32:d\_C10

LDDW \*+data[3],d\_D32:d\_D10

在整数变换中一个 4x4 块要连续读取 16 个 16 bit 数据,可以用 4个 LDDW 读取,随后采用 TI 最新的C64x+指令集中的 ADDSUB2 和 DDOTP4 来完成数据处理,相比 C64x 指令来说,这两条指令可以更加方便和快速地实现整数变换的核心。由于 ADDSUB2 使用.L 单元,DDOTP4 使用.M 单元,这也使得加法器和乘法器的使用比较均衡。用 d\_A32:d\_A10 代表蝶形图中的 4 个点数据,如图 4 所示,其后续处理方法如下:

SWAP2

d\_A32.d\_A23

ADDSUB2 d\_A10,d\_A23,zs\_A10:zs\_A23

DDOTP4 zs\_A23,hdotc1,edA1:edA3

DDOTP4 zs\_A10,hdotc2,edA0:edA2

以上程序中 ADDSUB2 这一条指令同时计算了  $x_1+x_2$ ,  $x_0+x_3$ ,  $x_1-x_2$  和  $x_0-x_3$ , 即整数变换蝶形图的前半部分, 如图 4 所示。DDOTP4 相当于 2 个 DOTP2 指令,可以完成 4 个乘法,并将结果相加,如图 5 所示。给定 hdotc1=0x0102FE01,hdotc2=0x0101FF01,这样 2 条 DDOTP4 指令只使用了 2 个乘法器就可以处理整个蝶形图的后半部分。从图 3b 可以看出,整数变换的反变换也可以用同样的方法实现。




图 4 ADDSUB2 执行过程




图 5 DDOTP4 执行过程

#### 3.2 量化、zig-zag 扫描优化

.....

量化是 H.264 编码中耗时较多的部分,其实现过程较为复杂,且需多次调用,要耗费大量时间来实现。4×4块量化核心程序为:

```
int qbits = 15 + Qp / 6;
int mf_index = Qp % 6;
int f = (1 << qbits) / (is_intra ? 3:6);
for(i = 0; i < 16; i ++)

if (data[i] > 0)
data[i] = (data[i] * quant[mf_index][i] + f) >> qbits;
else
data[i] = -((-(data[i] * quant[mf_index][i]) + f) >> qbits);
}
```

以上程序中的除法和求余语句、通常调用函数来实

现,耗时较多,笔者采用查表法来优化,提前将可能的结果全部计算出来,制作成表,以此省掉大量的除法和求余计算,这也是用空间来换时间的策略。对于TMS320C6455来说,内部RAM有2Mbyte,类似的优化方法是完全可行的。

通过观察汇编编译器输出结果发现,上面的量化程 序中循环语句使用了大量乘法器,这是制约其速度的一 个瓶颈,通常的解决办法是用加法器单元来代替部分乘 法器单元的运算,但是通过分析 zig-zag 扫描程序,发现 其使用的基本上都是加法器单元,因此可以把量化程序 和 zig-zag 扫描程序合并在一个程序中实现,以更加合理 地分配和使用 DSP 的硬件资源。由前面的分析可知,把 16次4×4量化及扫描在一个线性汇编程序中实现,不仅 可以节约大量的程序调用时间,还可以通过继续展开单 个 4×4 量化的循环来充分使用 DSP 硬件资源。同时由于 量化程序中的 if 条件语句引入了跳转指令,会破坏循环 流水,该语句的功能是判断一个数的正负,可以先将该 数右移至符号位,后对右移结果按位求反,右移结果减 去求反结果就得到正数对应 1、负数对应-1 的结果。本 文程序是对 short 型数据处理,因此采用 SHR2,SUB2 等 指令,一次可以处理 2 个 short 型数据。zig-zag 扫描程序 和量化程序的合并体现于最终结果按 zig-zag 扫描的顺 序保存。反量化程序和反整数变换优化方法类似,这里 不详细讨论。部分程序如下

1	丰细讨论。部分	程序如	Γ:			
	loop:	.trip		16		
	•••••					
	/dataiiA 为 data 数据,quantiiA 为 quant 数据					
	ABS hdataiiA, habsdilA ABS hdataiihA, habsdilA ABS hdataiihA, habsdilA ABS hdataiihA, habsdilA ADD habsdilA, f, haddlA ADD habsdilA, f, haddlA ADD habsdilA, f, haddlA ADD habsdihA, f, haddhA ADD habsdihA, habdhA ADD habsdihA, habdhA ADD habsdihA, shaddhA ADD habsdihA, habdhA ADD habsdihA, habdhA ADD habsdihA, shaddhA, shaddh					
	ABS	E,quantiiA 为 quant 数据 A,quantiiA 为 quant 数据 A,quantiiA,hdataiihA:hdataiilA hdataiihA, habsdilA hdataiihA, habsdihA habsdilA, f, haddlA habsdihA, f, haddhA haddlA, qbits, shaddlA haddhA, qbits, shaddhA if 语句 dataiiA,15,shr_dataiiA; shr_dataiiA,not_shr_dataiiA shr_dataiiA,not_shr_dataiiA,PN_distA shaddhA,shaddlA,shaddHLA PN_distA,shaddHLA,endhA:endlA				
	ABS	hd	ataiihA, h	absdihA		
	ADD	habsdilA	, f, haddl	A		
	ADD	habsdih <i>A</i>	, f, hadd	hA		
	SHR	ha	ddlA, qbi	ts, shaddlA		
	SHR	ha	ddhA, qbi	its, shaddhA		
	//以下程序是为了表	以下程序是为了去掉 if 语句				
	SHR2	dataiiA,	15,shr_dat	aiiA;		
	NOT	shr_datai	iA , not_sh	r_dataiiA		
	SUB2	shr_datai	iA , not_sh	r_dataiiA,PN_distA		
	PACK2	$\operatorname{shaddh} A$	, shaddlA ,	shaddHLA		
	MPY2	PN_distA	, shaddHI	A, endhA:endlA		
	PACK2	endhA, e	ndlA , data	_oA10		

## 4 测试结果与结论

经过以上的优化改进,并在 TMS320C6455 DSP 上进行了测试,结果如表 1 所示,耗时仅为原 C 程序的 1.4%~

2.6%。单次 4×4 整数变换优化后程序耗时只有 14 cycle (周期),耗时是原程序的 1.4%;单次反整数变换只用了 16 cycle,耗时是原程序的 1.6%。反量化也是原程序的 1.6%左右。

表 1 程序优化前后耗时比较

	程序运行需要的周期数/cycle			
程序	优化前	原程序 o3 优化后	线性汇编和 o3 优化后	
16次 4×4 块整数变换	15 857	1 059	220	
16次 4x4 块反整数变换	16 029	1 296	250	
16次 4×4 块反量化	9 715	2 578	164	
16次 4×4 块量化和 zig 扫描	17 617	5 292	455	

通过对整数变换、反整数变换、量化及反量化等耗时函数的结构进行调整,并结合 TI 最新的 C64x+DSP 内核进行程序优化,可以大大提高这些函数的执行速度,这势必提高整个 H.264 编码的速度。

#### 参考文献:

- [1] WIEGAND T. Study of final committee draft of joint video specification.  $JVT-F100[R]. Awaji\ , Japan\ ; [s.n]\ , 2002.$
- [2] WIEGAND T, SULLIVAN G J. Overview of the H.264/AVC video coding standard [J].IEEE Trans. Circuits and Systems for Video Technology, 2003, 13(7):560-576.
- [3] 余兆明,查日勇,黄磊,等. 图像编码标准 H.264 技术[M]. 北京:人 民邮电出版社,2006.
- [4] Texas Instruments. TMS320C64x/C64x+ DSP CPU and instruction set[EB/OL].[2009-10-20].http://download.esdn.net/source/903486.
- [5] 胡嘉凯,梁立伟,蒋建国,等.基于 TMS320C64x DSP 的 H.264 整数 变换快速实现方法[J].电视技术,2005(4):17-19.
- [6] 李小红,蒋建国,齐美彬,等. 基于 DSP 的 H.264 关键模块技术的 研究及实现[J]. 仪器仪表学报,2006,27(10):1330-1331.
- [7] 王强,卓力,沈兰荪. 基于 DSP 平台的 H.264 编码器的优化与实现 [J].电子与信息学报,2007,29(12):2970-2973.

作者简介:

韩文俊(1984~),博士生,主要研究嵌入式视频压缩处理; 任国强,副研究员,主要研究嵌入式系统设计;

吴钦章,研究员,主要研究嵌入式系统集成设备制造。

责任编辑:任健男

收稿日期:2010-01-05

Ô

## 欢迎订阅 2010 年 《电视技术》《电声技术》

E-mail:tvea@263.net.cn http://www.tvea.cn

北京电视电声杂志社