

DSP程式效能最佳化研究-以H.264編碼器為範例

黃植振 明志科技大學電子工程所
陳延禎 明志科技大學電子工程所
林志遠 明志科技大學電機工程所
尤俊傑 明志科技大學電子工程所

摘 要

本論文研究執行於數位訊號處理器(Digital Signal Processor, DSP)內之程式的效能最佳化,並以本團隊實做之H.264 視訊編碼器為案例進行效能改善。研究所用之平台是德州儀器(Texas Instruments, TI)的DM6437 DSP 程式開發板,並利用H.264 官方釋出之視訊測試檔案來測試本團隊的編碼器程式。此程式是參考H.264 官方所釋出之編碼器軟體JM8.0 的原始碼改寫而成,不過JM8.0 是以x86 CPU 為平台撰寫而成,為了解JM8.0 在DM6437的執行效能,本團隊也製作JM8.0 在DM6437 DSP 平台上的移植版。將QCIF(176x144 視訊解析度)格式的視訊測試檔送入在DM6437 內不同的H.264 編碼器做視訊壓縮,他們是JM8.0 移植版、本團隊自製版、本研究加強版,其每秒壓縮之畫面張數分別是0.16 張、1.31 張、6.73 張。本研究在兩個面向做最佳化之處理,其一是利用TI 程式編譯器Code Composer Studio (CCS) 3.3做程式碼編譯最佳化,分為四個層級o0 ~ o3,當使用o0 層級時使用最少的最佳化,而o3 階層則為最高級最佳化,能調整程式碼做管線與平行化處理,但此時DM6437 平台需要很大的記憶體空間方能進行編譯;其二是利用DM6437 DSP 內部之快取記憶體的配置,使常用的程式碼或資料能儘量或常駐在快取記憶體內,以減少DSP 存取主記憶體的次數,進而達成最佳化。本研究分析編譯最佳化與快取最佳化對整體最佳化之效益,並以複雜度極高之H.264 編碼器作為效能改善研究的實例。未來若進一步將瓶頸撰寫為組合語言碼,以及運用EDMA 做更多最佳化的研究,相信H.264之編碼效能還有大幅改善的空間。

關鍵詞：H.264、數位信號處理器、TMS320DM6437、最佳化