

BGA CHIP PLACEMENT AND ROUTING RULE

BGA 是 PCB 上常用的组件,通常 CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP...等,大多是以 bga 的型式包装,简言之,80% 的高频信号及特殊信号将会由这类型的 package 内拉出。因此,如何处理 BGA package 的走线,对重要信号会有很大的影响。

通常环绕在 BGA 附近的小零件,依重要性为优先级可分为几类:

1. by pass。
2. clock 终端 RC 电路。
3. damping (以串接电阻、排组型式出现;例如 memory BUS 信号)
4. EMI RC 电路(以 dampin、C、pull height 型式出现;例如 USB 信号)
5. 其它特殊电路(依不同的 CHIP 所加的特殊电路;例如 CPU 的感温电路)
6. 40mil 以下小电源电路组(以 C、L、R 等型式出现;此种电路常出现在 AGP CHIP or 含 AGP 功能之 CHIP 附近,透过 R、L 分隔出不同的电源组)
7. pull low R、C。
8. 一般小电路组(以 R、C、Q、U 等型式出现;无走线要求)
9. pull height R、RP。

1-6 项的电路通常是 placement 的重点,会排的尽量靠近 BGA,是需要特别处理的。第 7 项电路的重要性次之,但也会排的比较靠近 BGA。8、9 项为一般性的电路,是属于接上既可的信号。


相对于上述 BGA 附近的小零件重要性的优先级来说,在 ROUTING 上的需求如下:

1. by pass => 与 CHIP 同一面时,直接由 CHIP pin 接至 by pass,再由 by pass 拉出打 via 接 plane;与 CHIP 不同面时,可与 BGA 的 VCC、GND pin 共享同一个 via,线长请勿超越 100mil。
2. clock 终端 RC 电路 => 有线宽、线距、线长或包 GND 等需求;走线尽量短,平顺,尽量不跨越 VCC 分隔线。
3. damping => 有线宽、线距、线长及分组走线等需求;走线尽量短,平顺,一组一组走线,不可参杂其它信号。
4. EMI RC 电路 => 有线宽、线距、并行走线、包 GND 等需求;依客户要求完成。
5. 其它特殊电路 => 有线宽、包 GND 或走线净空等需求;依客户要求完成。
6. 40mil 以下小电源电路组 => 有线宽等需求;尽量以表面层完

成，将内层空间完整保留给信号线使用，并尽量避免电源信号在 BGA 区上下穿层，造成不必要的干扰。


- | | | |
|---------------------|----|-------------|
| 7. pull low R、C | => | 无特殊要求；走线平顺。 |
| 8. 一般小电路组 | => | 无特殊要求；走线平顺。 |
| 9. pull height R、RP | => | 无特殊要求；走线平顺。 |

为了更清楚的说明 BGA 零件走线的处理，将以一系列图标说明如下：




- A. 将 BGA 由中心以十字划分，VIA 分别朝左上、左下、右上、右下方向打；十字可因走线需要做不对称调整。
- B. clock 信号有线宽、线距要求，当其 R、C 电路与 CHIP 同一面时请尽量以上图方式处理。
- C. USB 信号在 R、C 两端请完全并行走线。
- D. by pass 尽量由 CHIP pin 接至 by pass 再进入 plane。无法接到的 by pass 请就近下 plane。
- E. BGA 组件的信号，外三圈往外拉，并保持原设定线宽、线距；VIA 可在零件实体及 3MM placement 禁置区间调整走线顺序，如果走线没有层面要求，则可以延长而不做限制。内圈往内拉或 VIA 打在 PIN 与 PIN 正中间。另外，BGA 的四个角落请尽量以表面层拉出，以减少角落的 VIA 数。

F. BGA 组件的信号，尽量以辐射型态向外拉出；避免在内部回转。



F_2 为 BGA 背面 by pass 的放置及走线处理。

By pass 尽量靠近电源 pin。




F_3 为 BGA 区的 VIA 在 VCC 层所造成的状况

THERMAL VCC 信号在 VCC 层的导通状态。

ANTI GND 信号在 VCC 层的隔开状态。

因 BGA 的信号有规则性的引线、打 VIA，使得电源的导通较充足。




F_4 为 BGA 区的 VIA 在 GND 层所造成的状况

THERMAL GND 信号在 GND 层的导通状态。

ANTI VCC 信号在 GND 层的隔开状态。

因 BGA 的信号有规则性的引线、打 VIA，使得接地的导通较充足。



F_5 为 BGA 区的 Placement 及走线建议图

以上所做的 BGA 走线建议，其作用在于：

1. 有规则的引线有益于特殊信号的处理，使得除表层外，其余走线层皆可以所要求的线宽、线距完成。
2. BGA 内部的 VCC、GND 会因此而有较佳的导通性。
3. BGA 中心的十字划分线可用于；当 BGA 内部电源一种以上且不易于 VCC 层切割时，可于走线层处理（40~80MIL），至电源供应端。或 BGA 本身的 CLOCK、或其它有较大线宽、线距信号顺向走线。
4. 良好的 BGA 走线及 placement，可使 BGA 自身信号的干扰降至最低。

